Декомпиляция программирования элементов LUT в FPGA

Рассматривается один из этапов задачи проектирования заказных СБИС, когда в процесс проектирования включена разработка FPGA. Этап заключается в построении функционального описания устройства по структурному представлению FPGA Spartan-3 в формате XDL. Показано, что расшифровка функции элемента LUT в FPGA, работающего в режиме сдвигового регистра, требует дополнительной обработки структурного описания после распаковки макроячеек