Contrôle en ligne des systèmes multiprocesseurs hétérogènes embarqués : élaboration et validation d’une architecture

Pas de résumé disponible.Les futurs systèmes embarqués auront besoin d’intégrer de plus en plus de services. Mais surtout, ils devront adapter dynamiquement leur structure à leur environnement et aux besoins des utilisateurs. L’augmentation des performances de ces dispositifs a longtemps été induite par l’amélioration des techniques d’extraction et d’exploitation du parallélisme d’instructions. Mais la complexité de leur mise en œuvre et la limitation de ce parallélisme engendrent des architectures peu efficaces. Leurs performances restent insuffisantes aux regards de nos besoins applicatifs.Une solution pour continuer à améliorer les performances consiste à exploiter le parallélisme de tâches et à multiplier les ressources de calcul intégrées sur une même puce. Néanmoins, l’étude de l’ensemble des solutions matérielles existantes montre qu’aucune d’entre-elles n’est en mesure de répondre à nos besoins particuliers. En effet, notre architecture doit respecter des exigences liées aux systèmes embarqués et donc disposer d’une bonne efficacité énergétique et transistor.Ainsi, nous proposons dans cette thèse une architecture multiprocesseur asymétrique appelée SCMP-LC. Elle est caractérisée par une séparation explicite du contrôle et du calcul. Par ailleurs, elle offre des mécanismes de préemption et de migration efficaces, grâce à l’utilisation de mémoires physiquement distribuées et logiquement partagées. Notre modèle d’exécution consiste à exécuter des tâches indépendantes sur des ressources de calcul hétérogènes.Dans cette architecture, la partie dédiée au contrôle centralise dorénavant toute la gestion de l’exécution des tâches. Par conséquent, le déterminisme et la réactivité du contrôle ont un rôle déterminant sur les performances du système. L’étude des solutions de contrôle pour les architectures multiprocesseurs montre que seule une approche matérielle est en mesure de répondre à toutes ces exigences.C’est pourquoi nous avons élaboré une architecture dénommée OSoC, capable de supporter la plupart des services habituellement offerts par un système d’exploitation temps-réel. Elle permet la gestion dynamique de multiples applications concurrentes, des dépendances de données et de contrôle, ainsi que l’ordonnancement de tâches temps-réel, non-temps-réel, périodiques et non-périodiques. De plus, elle maîtrise la préemption et la migration des tâches, ainsi que la consommation d’énergie du système.Les résultats de synthèse et de simulation confirment l’intérêt de notre solution matérielle. Le temps entre chaque nouvel ordonnancement est de 16μs pour une surface de 2,3mm2 (technologie ST 130nm). Ceci permet d’atteindre un taux d’occupation des ressources de calcul supérieur à 85% lors de l’exécution d’un encodeur MPEG-4 AVC. La comparaison avec le noyau temps-réel μCOS-II et une approche équivalente logicielle montrent un gain significatif en terme de surface, de consommation d’énergie et de performance