Hybrid memory architecture exploration for embedded systems using non-volatile memories

Power consumption is as important as the performance in embedded systems battery powered, as increasingly these systems need to handle intensive computing with low power consumption. Due to the high contribution of memory access in the total power consumption of embedded systems, the memory architecture strongly influences the design objectives of the embedded devices. There are in the literature, various techniques of memory access optimization for embedded systems, allowing the system designer, a comprehensive design space exploration for the architecture of memory. Many of these techniques are proposed due to problems encountered with the advancement of technology, as for example, the traditional memory based on SRAM (Static Random Access Memory) on-chip has become a bottleneck in performance and energy consumption for the design of embedded systems, due to your high leakage and read latency. The emerging technologies of non-volatile memories (NVM, Non-Volatile Memories) as STT-RAM (Spin-Transfer Torque RAM) and PCRAM (Phase Change RAM), are candidate solutions for future memory systems because they have some advantages over traditional SRAM. This work presents explorations carried out in hybrid memories using non-volatile memories in embedded systems. First, the work displays a review of memory hierarchies, caches, scratchpads, the problems faced by embedded systems and new emerging technologies to these systems. Afterward, the work presents the investigation of memory access of the embedded processor ARMv5, the analysis of the accesses performed, along with the impacts of the memory accesses in consumption and performance for different hybrid models of memories with emerging technologies, for a given set of benchmarks taken from the MiBench. The results are significant, because, for example, we were able to increase the number of accesses of the scratchpad memory (SPM) hybrid using memory SRAM 16 KB, STT-RAM 32 KB and PCM 8 KB (SPM 4) in approximately 0.99% when compared with a traditional 32 kb SRAM using SPM (SPM 1), in addition to reducing in average 23.81% the latency and 49.24% energy consumption and decrease the leakage by 46.65% and 16.29% area.Sem bolsaO consumo de energia é tão importante quanto o desempenho em sistemas embarcados alimentados a bateria, pois cada vez mais estes sistemas precisam processar computação intensiva com um baixo consumo energético. Devido à alta contribuição do acesso à memória no consumo total de energia de sistemas embarcados, a arquitetura de memória influencia fortemente os objetivos dos projetos dos dispositivos embarcados. Existem, na literatura, diversas técnicas de otimização do acesso à memória para sistemas embarcados, possibilitando por parte do projetista do sistema, uma exploração do espaço de projeto abrangente para a arquitetura de memória. Muitas dessas técnicas são propostas devido aos problemas enfrentados com o avanço da tecnologia, como por exemplo, a memória tradicional baseada em SRAM (Static Random Access Memory) on-chip tornou-se um gargalo em desempenho e consumo energético para o projeto de sistemas embarcados, devido ao seu alto leakage e latência de leitura. As tecnologias emergentes de memórias não voláteis (NVM, Non-Volatile Memories), tal como STT-RAM (Spin-Transfer Torque RAM) e PCRAM (Phase Change RAM), são soluções candidatas para os futuros sistemas de memória, pois elas possuem algumas vantagens sobre a memória SRAM tradicional, como por exemplo, um menor consumo energético para as operações de leitura. Este trabalho apresenta um estudo de exploração realizadas em memórias híbridas utilizando memórias não voláteis em sistemas embarcados. O trabalho apresenta a investigação do acesso à memória do processador embarcado ARMv5, a análise dos acessos realizados, juntamente com os impactos dos acessos à memória no consumo e no desempenho para diferentes modelos híbridos de memórias com tecnologias emergentes, para um determinado conjunto de benchmarks retirados do MiBench. Os resultados são significativos, pois, por exemplo, conseguiu-se aumentar o número de acessos da memória scratchpad (SPM) híbrida utilizando memória SRAM de 16KB, STT-RAM 32KB e PCM de 8KB (SPM 4) em cerca de 0,99% quando comparada com uma memória SPM tradicional utilizando SRAM de 32KB (SPM 1), além de reduzir em média 23,81% a latência e 49,24% o consumo energético e diminuir o leakage em 46,65% e a área em 16.29%