CMOS锁相电路的设计研究

该文首先在引言中介绍锁相电路的发展和时钟产生电路的现状.第二章讲述锁相环(PhaseLockedLoop)的系统分析和设计,包括带宽和相位裕度分析及其权衡,也讨论了各种噪声源,以及对李森模型和线形时变模型的介绍.第三章介绍了各种有代表性的子模块电路和系统结构,主要是鉴频鉴相器和压控振荡器两种模块,都是很有代表性的结构,对新型的时钟电路体系结构延迟锁环(DLL)和同步镜像延迟电路(SMD)也作了分析.第四章描述了新型的锁相环模块,包括下降沿鉴相的鉴相器、双边鉴相的鉴相器(Bi-PFD)、四级负延迟压控振荡器、双环路的电流型压控振荡器,并与其它的鉴相器、压控振荡器作了性能比较.最后,对三年来的硕士设计和研究进行总结.