高性能算术逻辑单元(ALU)的设计实现

本文给出了一种基于晶体管级的16位算术逻辑单元(ALU)的电路设计。在算术单元的设计中，加法器的设计采用树形超前进位和进位跳跃的混合结构。在算术单元的结构设计中，利用新的条件和选择结构缩短关键路径。在逻辑单元的设计中，提出一种基于多米诺的算术逻辑复用结构。电路仿真结果显示16位ALU的关键路径延迟小于4ns，100Mhz下功耗12mw，共用1060个晶体管。