受“存储墙”和“功耗墙”影响,末级高速缓存污染会造成严重的性能损失和能耗开销.针对单纯基于硬件或软件的传统优化方法无法有效地识别局部性差的数据,且存在一定的优化空间的问题,提出一种软硬件协作的末级高速缓存设计方法.该方法在运行时刻剖视分析程序内不同数据区域的访存行为,并通过相应接口动态地调整每个数据区域的旁路和插入策略,可以在提高处理器访存性能的同时降低其能耗,提高系统的能效性.实验结果表明,与现有的LRU,DIP和DRRIP方法相比,采用文中方法后处理器平均能效性分别提升了17.42%,12.79%和8.15%.国家科技重大专项"核高基"; 国家"八六三"高技术研究发展计划中文核心期刊要目总览(PKU)中国科技核心期刊(ISTIC)中国科学引文数据库(CSCD)0111658-16672
在現今的系統設計上,虛擬化技術為解決可攜性、可維持性、發展性以及系統使用率的問題上提供了一個極佳的解決方案。本論文中,我們將專注於開發平台虛擬化技術上的省電設計。我們探討了虛擬化核心與真實核心上計算資...
我々は, DRAM/ロジック混載LSI向けキャッシュ・アーキテクチャとして、動的可変ラインサイズ・キャッシュ(D-VLSキャッシュ)を提案している.D- VLSキャッシュは, 高オンチップ・メモリバン...
近年の計算機では,CPU の高速化に対して主記憶アクセスの高速化が追いついていないため,高速・小容量のキャッシュメモリを設けることによってボトルネックを緩和している。一方,プロセスの微細化に伴い,配線...
DAシンポジウム2008 : システムLSI設計技術とDA : 2008年8月26日(火)-27日(水) : 静岡本稿では,組込みシステムにおけるメモリシステムの消費エネルギー削減を目的として,一回あ...
本稿はNon-uniform Selective Way Cache(NSWC) の動的ウェイ切り替えによる組込みプロセッサの省エネルギー化手法の提案を行う.NSWC は,消費エネルギーの観点で異なる...
本稿では,低消費エネルギー化を実現する新しい命令キャッシュ・アーキテクチャとして、ヒストリ・ベース・ルックアップ・キャッシュ(HBLキャッシュ)を提案する。また、ベンチマーク・プログラムを用いた定量的...
[[abstract]]相變化記憶體 (Phase-Change Memory, PCM) 因為具有非揮發性、相對於 DRAM 高 2 ~ 4 倍的儲存密度、極低的靜態功率消耗、較 Flash Mem...
路选择技术可以有效降低指令缓存能耗开销,但已有方法通常会由于预测错误或更新机制复杂而引入额外的取指延迟,导致整体能效性降低.本文面向典型超标量处理器的指令缓存结构,提出了一种高能效的路选择融合技术(C...
近年のマイクロプロセッサには処理性能を維持しつつ消費電力を削減することが求められている. 本稿では,その削減のためマイクロプロセッサとメインメモリの間に存在する動作速度の隔たりを利用する.ク リティカ...
本稿では,高度情報化社会システムの大きな脅威であるコンピュータ・ウィルス問題に着目し, それを解決するアーキテクチャ・アプローチとしてセキュア・キャッシュ(SCache)を提案する. また,このような...
[[abstract]]現代的嵌入式系統重覆執行單個或少數幾個應用程式。針對不同的應用程式給予特定的快取記憶體組態,對於整個系統執行在能量消耗以及效能上有明顯的助益。為了節省搜尋最佳快取記憶體組態的時...
耗電量對嵌入式系統是一個很重要的設計上的考量。相關研究指出指令快取記憶體佔了整個晶片上很大部份的耗電。因此,有很多研究提出,加一個相對於一般指令快取而言非常小的快取記憶體 - 第零級快取憶體,以達省電...
我々はこれまでに, 高性能かつ低リークなキャッシュを提案した.この手法は性能低下を引き起こすラインを常に活性状態として動作させる事でペナルティを低減する.これまではリーク消費エネルギーおよび性能のみの...
[[abstract]]隨著網路蓬勃發展以及網路使用者的急速成長已經對網路的負荷相對成長。為了解決網路流量與頻寬的問題,網路設備中的快取伺服器(Cache Server)可以有效減輕網路的負擔,達到降...
これまでに多くの低リーク・キャッシュが提案されてきた.しかしながら,これらの手法を用いると 待機状態ラインへの低速なアクセスが発生するため,必然的に性能が低下する.そこで本稿では低リ ーク・キャッシュ...
在現今的系統設計上,虛擬化技術為解決可攜性、可維持性、發展性以及系統使用率的問題上提供了一個極佳的解決方案。本論文中,我們將專注於開發平台虛擬化技術上的省電設計。我們探討了虛擬化核心與真實核心上計算資...
我々は, DRAM/ロジック混載LSI向けキャッシュ・アーキテクチャとして、動的可変ラインサイズ・キャッシュ(D-VLSキャッシュ)を提案している.D- VLSキャッシュは, 高オンチップ・メモリバン...
近年の計算機では,CPU の高速化に対して主記憶アクセスの高速化が追いついていないため,高速・小容量のキャッシュメモリを設けることによってボトルネックを緩和している。一方,プロセスの微細化に伴い,配線...
DAシンポジウム2008 : システムLSI設計技術とDA : 2008年8月26日(火)-27日(水) : 静岡本稿では,組込みシステムにおけるメモリシステムの消費エネルギー削減を目的として,一回あ...
本稿はNon-uniform Selective Way Cache(NSWC) の動的ウェイ切り替えによる組込みプロセッサの省エネルギー化手法の提案を行う.NSWC は,消費エネルギーの観点で異なる...
本稿では,低消費エネルギー化を実現する新しい命令キャッシュ・アーキテクチャとして、ヒストリ・ベース・ルックアップ・キャッシュ(HBLキャッシュ)を提案する。また、ベンチマーク・プログラムを用いた定量的...
[[abstract]]相變化記憶體 (Phase-Change Memory, PCM) 因為具有非揮發性、相對於 DRAM 高 2 ~ 4 倍的儲存密度、極低的靜態功率消耗、較 Flash Mem...
路选择技术可以有效降低指令缓存能耗开销,但已有方法通常会由于预测错误或更新机制复杂而引入额外的取指延迟,导致整体能效性降低.本文面向典型超标量处理器的指令缓存结构,提出了一种高能效的路选择融合技术(C...
近年のマイクロプロセッサには処理性能を維持しつつ消費電力を削減することが求められている. 本稿では,その削減のためマイクロプロセッサとメインメモリの間に存在する動作速度の隔たりを利用する.ク リティカ...
本稿では,高度情報化社会システムの大きな脅威であるコンピュータ・ウィルス問題に着目し, それを解決するアーキテクチャ・アプローチとしてセキュア・キャッシュ(SCache)を提案する. また,このような...
[[abstract]]現代的嵌入式系統重覆執行單個或少數幾個應用程式。針對不同的應用程式給予特定的快取記憶體組態,對於整個系統執行在能量消耗以及效能上有明顯的助益。為了節省搜尋最佳快取記憶體組態的時...
耗電量對嵌入式系統是一個很重要的設計上的考量。相關研究指出指令快取記憶體佔了整個晶片上很大部份的耗電。因此,有很多研究提出,加一個相對於一般指令快取而言非常小的快取記憶體 - 第零級快取憶體,以達省電...
我々はこれまでに, 高性能かつ低リークなキャッシュを提案した.この手法は性能低下を引き起こすラインを常に活性状態として動作させる事でペナルティを低減する.これまではリーク消費エネルギーおよび性能のみの...
[[abstract]]隨著網路蓬勃發展以及網路使用者的急速成長已經對網路的負荷相對成長。為了解決網路流量與頻寬的問題,網路設備中的快取伺服器(Cache Server)可以有效減輕網路的負擔,達到降...
これまでに多くの低リーク・キャッシュが提案されてきた.しかしながら,これらの手法を用いると 待機状態ラインへの低速なアクセスが発生するため,必然的に性能が低下する.そこで本稿では低リ ーク・キャッシュ...
在現今的系統設計上,虛擬化技術為解決可攜性、可維持性、發展性以及系統使用率的問題上提供了一個極佳的解決方案。本論文中,我們將專注於開發平台虛擬化技術上的省電設計。我們探討了虛擬化核心與真實核心上計算資...
我々は, DRAM/ロジック混載LSI向けキャッシュ・アーキテクチャとして、動的可変ラインサイズ・キャッシュ(D-VLSキャッシュ)を提案している.D- VLSキャッシュは, 高オンチップ・メモリバン...
近年の計算機では,CPU の高速化に対して主記憶アクセスの高速化が追いついていないため,高速・小容量のキャッシュメモリを設けることによってボトルネックを緩和している。一方,プロセスの微細化に伴い,配線...