CMOS全加器及其方法

本发明公开了一种CMOS全加器及其方法，涉及集成电路技术领域，所述CMOS全加器包括串联的进位输出电路和本位和输出电路；所述进位输出电路包括：反相器以及并联的电路P1和电路N1；所述电路P1和所述电路N1分别连接所述反相器；所述本位和输出电路包括：反相器以及并联的电路P2和电路N2；所述电路P2和所述电路N2分别连接所述反相器；所述电路P2包括：并联的电路P21和电路P22；所述电路N2包括：并联的电路N21和电路N22；本发明在保证所构成的N位加法器具有明显速度优势的同时，减少了MOS管的数量，减少了全加器单元的内部节点电容以及输入信号的负载，并且能提高电路的运行速度并降低电路功耗。