Estimation probabiliste de la complexité de circuits VLSI pour le traitement du signal

Afin de raccourcir le cycle de conception d'un système VLSI, il est nécessaire de pouvoir estimer les performances (temps, coût, consommation) de différentes solutions architecturales et algorithmiques au niveau d'abstraction le plus élevé. Nous présentons une nouvelle approche d'estimation dynamique de la complexité matérielle, appliquée aux architectures pipelines sous contrainte de temps. Elle se situe au niveau algorithmique, tout en restant indépendante de la méthode de synthèse qui sera choisie ultérieurement. Nous employons une méthode probabiliste prenant en compte réellement les contraintes entre opérations, dans le but de guider le choix des transformations et des algorithmes impliqués dans la spécification. Enfin, nous présentons des résultats d'estimation, et les comparons avec des résultats de synthèse architecturale