Architecture VLSI faible consommation pour le traitement numérique du signal

Cet article présente une nouvelle famille d'architectures permettant d'implanter sur silicium une grande variété d'algorithmes de traitement numérique du signal avec une consommation électrique très faible. La régularité structurelle des algorithmes concernés est exploitée afin de simplifier le séquencement, et les blocs sont définis de manière à diminuer leur fréquence de travail. A titre d'exemple, un filtre à réponse impulsionnelle finie d'ordre 20 avec un calcul sur 20 bits ne consomme que 1 mW avec une fréquence d'échantillonnage de 10 kHz et une tension d'alimentation de 5V