Circuits reconfigurables et traitement bas niveau d'images en temps réel

Dans cet article, on présente l'étude d'un modèle d'architecture adapté pour le traitement bas-niveau des images. Pour ce modèle basé sur un pipeline d'opérateurs de base dédiés, nous étudions les problèmes concernant l'évaluation et la validation de l'implémentation sur des circuits reconfigurables. Nous présentons une méthode d'évaluation de coût en surface et performances temporelles d'un tel modèle d'architectures, ainsi qu'une étude de faisabilité d'une chaîne de pré-traitement