Architectures VLSI pour l'estimation de mouvement en codage d'images

La recherche de vecteurs mouvement correspondant à des translations sur des blocs, utilisés comme prédicteurs dans une boucle de codage différentiel inter-images, constitue la tâche la plus intensive en calcul dans les algorithmes de codage d'images les plus performants actuellement préconisés, dans une gamme de débits couvrant visiophonie numérique, visioconférence, télédistribution numérique et télévision haute-définition. L'utilisation de circuits VLSI spécialisés à architecture massivement parallèle y est donc fortement valorisée. Les spécifications d'interface externes pour l'insertion d'un tel circuit dans un codeur sont précisées, le spectre des options architecturales est passé en revue, et une solution à parallélisme maximal, adaptable à un grand nombre de configurations de calcul , basée sur une partie opérative semi-systolique implémentant l'algorithme de recherche exhaustive (25Gop/s), est présentée en détail