New design method for fast invariant linear digital filters

Using a new algorithm named Accumulator Algorithm, an architecture for flexible multipliers is proposed, exploiting redundant arithmetic . These new multipliers are then employed to design fast all-pole and all-zero digital, filters . The sampling period is reduced to being of the order of a few adder tell propagation delays, because of the pipeline structure . High order filters can be obtained by cascading several lower order modules . Remarkably, the performance does not dégrade with the lenght of the variables nor the filter order. The structures obtained are attractive for VLSI implementation .Un nouvel algorithme dit de l'accumulateur est utilisé pour réaliser une architecture particulière de multiplieur, faisant appel à une arithmétique redondante . Ce multiplieur est utilisé pour concevoir des circuits très rapides de filtres numériques du second ordre de types tout zéro ou tout pôle . Une architecture en pipeline permet d'atteindre une période d'échantillonnage très courte de l'ordre du temps de traversée de quelques cellules d'addition seulement . Un certain nombre de ces filtres mis en cascade réalisent un système d'ordre quelconque . Fait remarquable ble, la performance est indépendante de la taille des variables et de l'ordre du système . La réalisation de ces filtres est un candidat idéal pour une implantation sur circuits VLSI