Architecture description for AHEAD

Rapporten er skrevet fordi AHEAD prosjektet ser behovet for et ADL til automatisk plassering av HW moduler og SW moduler innad på en FPGA. AHEAD er en videretuvikling av Amibesense, men inneholder ingen generell prosessor, men kun en FPGA i sin basestasjon. AADL skal i stor grad ha den samme funksjonalitet i AHEAD som et ADL har for SW. Dette vil si at AADL skal beskrive en arkitektur av HW moduler og SW program sammen, heretter kalt system. Et problem med dette er at det ikke finnes noen ADL er for HW og dette må derfor utvikles. ADL-språkene har et innebygd problem; En spesifikasjon kan aldri bli bedre enn den tid og kostnad som er lagt ned i spesifikajsonen. Rapide er det språket som i dag eksistere som er nærmest den funksjonalitet som er ønsket i AADL. Rapide er ikke et rent ADL, men kan også brukes til simulering og verifisering på oppførselsnivå. Kompilatoren til AADL trenger ikke å ha fri grammatikk og semantikk. Nøkkelord og topp-ned kompilasjon er derfor å foretrekke. FPGA-verktøyene som eksisterer i dag støtter dynamisk rekonfigurering. Men de setter krav til klokke, benytter buss makroer og at man bruker det verktøy som Xilinx har utviklet. AADL setter krav til AHEAD-arkitekturen, designeren og modulene som skal benyttes. Kravene AADL setter er en samling av HW og SW sine funksjonelle krav til AHEAD. Alle filer som blir brukt i AHEAD må være eksekverbare uten behov for mer behandling. Grensesnittet AADL legger opp til er ICA, som krever at modulene tilegenet AHEAD er designet for dette grensesnittet. Kommunikasjonsprotokollene til AHEAD må være ferdig definert til bruk i AADL da det valgte abstraksjonsnivået krever dette. Definisjonen av en kommunikasjonsprotokoll må skje utenfor AADL. Antall grensesnitt og kommunikasjonsprotokoller en modul har vil ikke ha noen innvirkning for hvordan AHEAD tolker AADL koden. Målet er at AADL koden holdes enkel med få innebygde funksjoner og med et topp-ned komiplator for øyet