Método y sistema de modelado de memoria caché

ABSTRACT: The invention relates to a method for modelling a data cache memory of a destination processor, in order to simulate the behaviour of said data cache memory during the execution of a software code on a platform comprising said destination processor. According to the invention, the simulation is performed on a native platform having a processor different from the destination processor comprising the aforementioned data cache memory to be modelled, said modelling being performed by means of the execution, on the native platform, of a software code based on the software code to be executed on the destination platform, extended with information for modelling the behaviour of the data cache memory of the destination processor. The method of the invention comprises the following steps: the software code to be executed on the destination platform is analysed in order to identify basic blocks of the code and a plurality of accessed variables in each block; annotations relating to the data cache memory to be simulated are added to the code, said annotations comprising information for modelling the effect of the memory in the destination processor, thereby obtaining an annotated code the annotated code is compiled; and the compiled annotated code is executed together with a hardware model of the data cache memory. The step in which the annotations relating to the data cache memory to be simulated are added to the code comprises the addition of information that can be used to obtain the addresses of the variables that the simulated data cache memory must access, in order to estimate if access to said variables will result in a cache hit or miss.RESUMEN: Un método de modelado de una memoria cache de datos de un procesador destino, para simular el comportamiento de dicha memoria cache de datos en la ejecución de un código software en una plataforma que comprenda dicho procesador destino, donde dicha simulación se realiza en una plataforma nativa que tiene un procesador diferente del procesador destino que comprende dicha memoria cache de datos que se va a modelar, donde dicho modelado se realiza mediante la ejecución en dicha plataforma nativa de un código software que se basa en dicho código software a ejecutar en dicha plataforma destino, extendido con información para modelar dicho comportamiento de dicha memoria cache de datos del procesador destino, donde el método comprende las etapas de: analizar el código software a ejecutar en la plataforma destino para identificar unos bloques básicos de dicho código y una pluralidad de variables accedidas en cada bloque; añadir a dicho código anotaciones relativas a la memoria cache de datos a simular, donde dichas anotaciones comprenden información para modelar el efecto de dicha memoria en el procesador destino, obteniéndose un código anotado; compilar dicho código anotado; ejecutar dicho código anotado compilado junto con un modelo hardware de dicha memoria cache de datos. La etapa de añadir a dicho código anotaciones relativas a la memoria cache de datos a simular comprende añadir información que permite obtener las direcciones de las variables que dicha memoria cache de datos simulada debe acceder, para así estimar si cada acceso a dichas variables resulta en un acierto o en un fallo de memoria cache de datosSolicitud Internacional: PCT/ES2011/000296 (29.09.2011)Nº Pub. Solicitud Internacional: WO2012/042077A1 (05.04.2012