Progettazione VLSI della logica di controllo di un decodificatore di canale flessibile e multi-standard

In questo lavoro di tesi, ci si è concentrati sulla progettazione della logica di controllo di un decodificatore di canale flessibile e multi-standard per il supporto di codici Turbo ed LDPC. Il lavoro ha compreso: Esplorazione del paradigma di decodifica flessibile a livello algoritmico Analisi critica di una architettura per il processing delle metriche di affiabilità Ottimizzazione degli aspetti progettuali pregressi Definizione della logica di controllo globale L'architettura descritta in VHDL, è stata verificata e sintetizzata su tecnologia CMOS standard cell a 45 nm