Progettazione di strutture CMOS per la caratterizzazione di nuovo tester per circuiti integrati a rivelazione di elettroluminescenza.

Il testing su circuiti integrati è utile sia per caratterizzarne le prestazioni, sia per rivelare la presenza di eventuali guasti o difetti. Il continuo progresso tecnologico, a cui corrisponde una forte riduzione delle geometrie dei dispositivi, però, sta rendendo le varie tecniche affermate fino ad oggi, come sonde, electron-beam-tester e laser-beam-teser, sempre più obsolete. Ecco che la ricerca si è mossa nello studio di un nuovo tester basato sulla rivelazione di elettroluminescenza. Questo è dotato di vari rivelatori ottici, che sono in grado di captare i fotoni emessi dai canali dei transistori MOS, per effetto degli elettroni caldi generati in condizioni di saturazione. I dati acquisiti possono essere rappresentati come immagini statiche, se si usa una CCD, utili per individuare eventuali guasti, o come forme d’onda “ottiche”, se si usa un rivelatore di singolo fotone come lo SPAD, in tal caso si possono effettuare misure di timing, come periodi, ritardi, tempi di commutazione (FWHM) e clock skew. Obiettivo di questa tesi è stato quello di realizzare strutture CMOS di test per andare a caratterizzare il tester realizzato al Politecnico di Milano. Verrà indagata l’emissione sugli nMOS sia in DC, al variare delle tensioni di polarizzazione e della lunghezza di canale, tracciandone la caratteristica ottica, che in AC, per mezzo di un circuito impulsatore che porta un’onda quadra, alla frequenza di 1 GHz e di ampiezza variabile tra 0V e Vdd, sul gate o sul drain del mos di test. Altre strutture di test realizzate per analisi di timing sono i ring oscillator, sia tradizionali, che con carico a shunt capacitor programmabile, per indagare la sensibilità all’allargamento dell’impulso ottico. Infine, per eseguire misure anche su strutture analogiche, è stato progettato un amplificatore operazionale