Outils et méthodologies pour le placement de taches guidé par l'énergie sur des architectures multiprocesseurs hétérogènes

During the last decade, the design of embedded systems was pushed to increasecomputational power while maintaining low energy consumption. As an example,autonomous vehicles such as drones are a representative application domain whichcombines vision, wireless communications and other computation intensive kernelsconstrained with a limited energy budget. With the advent of MultiprocessorSystem-on-Chip (MpSoC) architectures, simplification of processor coresdecreased power consumption per operation, while the multiplication of coresbrought performance improvement. However, the dark silicon issue led tothe benefit of augmenting programmable processors with specialized hardwareaccelerators and to the rise of Heterogeneous MpSoC (HMpSoC) combining bothsoftware (SW) and hardware (HW) computational resources. For these heterogeneousarchitectures, performance and energy consumption depend on a large set ofparameters such as the HW/SW partitioning, the type of HW implementation or thecommunication cost between HW and SW cores therefore leading to a huge designspace.In this thesis, we study how to reduce the development and implementationcomplexity of energy-efficient applications on HMpSoC. Multiple contributionsare proposed to enhance Design Space Exploration (DSE) tools with energyobjectives. First, a formal definition of HMpSoC structure is introducedalongside with a generic representation focused on the memory hierarchy. Then, afast power modelling tool is proposed and validated on several applications.This power model separates the power sources in three families (static, dynamiccomputation and dynamic communication) and computes their contributions onglobal consumption independently. With a fine grain communications study, thisapproach rapidly computes energy consumption for a given application mapping ona HMpSoC. In a second time, we propose a methodology for energy-drivenaccelerator exploration on HMpSoC. This method builds upon the previous powermodel coupled with an Mixed Integer Linear Programming (MILP) formulation andenables to efficiently select HW accelerators and HW/SW partitioning whichachieve energy efficient-mapping of a tiled application.The experiments involved in these contributions show the complexity of DSEvalidation process on a wide range of applications and architectures. To addressthese issues, we introduce a HMpSoC simulator embedding a power model to monitorapplication execution. Properties of targeted architectures are described, atrun-time with the previous generic representation model. Furthermore, thissimulator is coupled with an application generator framework that could build aninfinite set of representative applications following predefined computationmodels. The obtained applications could then be enriched with mapping directiveand executed on the simulator. This combination enables to ease the research andvalidation of new DSE algorithms targeting energy-aware application mapping on awide range of HMpSoC architectures.Au cours de la dernière décennie, la conception des systèmes embarqués a évoluédans l'optique d'augmenter la puissance de calcul tout en conservant une faibleconsommation d'énergie. À titre d'exemple, les véhicules autonomes tels que lesdrones sont un domaine d'application représentatif qui combine de la vision, descommunications sans fil avec d'autres noyaux de calculs intensifs, le tout avecun budget énergétique limité. Avec l'avènement des systèmes multicoeurs sur puce(MpSoC), la simplification des processeurs a diminué la consommation d'énergiepar opération, alors que leur multiplication a amélioré les performances.Cependant, l'apparition du phénomène de dark silicon a conduit àl'intégration d'accélérateurs matériels spécialisés au sein des systèmesmulticoeurs. C'est ainsi que sont nées les architectures massivement multicoeurshétérogènes (HMpSoC) combinant des processeurs généralistes (SW) et desaccélérateurs matériels (HW). Pour ces architectures hétérogènes, les performances et laconsommation d'énergie dépendent d'un large ensemble de paramètres tels que lepartitionnement HW/SW, le type d'implémentation HW et le coût de communicationentre les organes de calcul HW et SW conduisant ainsi à un immense espace deconception.Dans cette thèse, nous étudions des méthodes permettant la réduction de lacomplexité de développement et de mise en oeuvre d'applications efficaces enénergie sur HMpSoC. De nombreuses contributions sont proposées pour améliorerles outils d'exploration de l'espace de conception (DSE) avec des objectifsénergétiques. Tout d'abord, une définition formelle de la structure HMpSoC estintroduite ainsi qu'une méthode de représentation générique axée sur lahiérarchie mémoire. Ensuite, un outil de modélisation rapide de l'énergie estproposé et validé sur plusieurs applications. Ce modèle énergétique sépare lessources d'énergie en trois catégories (calcul statique, dynamique etcommunications) et calcule leurs contributions sur la consommation globale demanière indépendante. Basée sur une étude précise des communications, cetteapproche calcule rapidement la consommation d'énergie pour une répartitiondonnée d'application sur un HMpSoC. Dans un deuxième temps, nous proposons uneméthodologie permettant l'exploration énergétique d'accélérateurs sur HMpSoC.Cette méthode s'appuie sur le modèle de consommation précédent couplé à uneformulation de programmation linéaire en nombre entier mixte (MILP). Cela permetde sélectionner efficacement les accélérateurs HW et le partitionnement HW/SW etainsi d'obtenir une implémentation efficace en énergie pour une applicationtuilée. Les expériences réalisées ont montré la complexité du processus devalidation d'outils/algorithmes de DSE sur une large gamme d'applications etd'architectures. Afin de résoudre ce problème, nous proposons un simulateurd'architectures HMpSoC intégrant un modèle de consommation permettant d'observerl'exécution d'applications. La structure de l'architecture cible est décrite àl'aide d'un fichier de configuration basé sur le modèle de représentation génériqueprécédent. Ce fichier est chargé dynamiquement lors du démarrage du simulateur. De plus,ce simulateur est associé à un générateur d'applications permettant la créationd'un large ensemble d'applications représentatives du domaine. Ce générateur sebase sur un ensemble de schémas de calcul et de communication élémentaire qu'ilcombine pour obtenir une application complète. Les applications ainsi obtenuespeuvent être enrichies par des informations de placement et automatiquementexécutées sur le simulateur. Cet ensemble d'outils a pour objectif defaciliter la validation de nouveaux algorithmes ciblant le placement efficace enénergie d'application sur une large gamme d'architectures HMpSoC