Ce mémoire est consacré à la parallélisation d’un algorithme d’assemblage d’ADN de type de novo sur différentes plateformes matérielles, soit les processeurs multicoeurs et les accélérateurs de type FPGA. Plus précisément, le langage OpenCL est utilisé pour accélérer l’algorithme dont il est question, et de permettre un comparatif direct entre les les plateformes. Cet algorithme est d’abord introduit, puis son implémentation originale, développée pour une exécution sur une grappe de noeuds, est discutée. Les modifications apportées à l’algorithme dans le but de faciliter la parallélisation sont ensuite divulgées. Ensuite, le coeur du travail est présenté, soit la programmation utilisant OpenCL. Finalement, les résultats sont présentés et di...
National audienceLes puces reconfigurables (FPGA) représentent une ressource de calcul flexible et p...
Pour répondre aux besoins de flexibilité et de performance des applications, les FPGA intègrent aujo...
L'objectif de cette thèse est de montrer que le modèle des systèmes de réécriture de graphe est un m...
Ce mémoire est consacré à la parallélisation d’un algorithme d’assemblage d’ADN de type de novo sur ...
Ce mémoire est consacré à la parallélisation d'un algorithme d'assemblage d'ADN de type de novo sur ...
L’objectif de ce travail est de trouver une méthodologie pour l’implantation des algorithmes de comm...
National audienceNous présentons les premiers développements d'une plateforme matérielle–logicielle ...
International audience-Grâce aux outils de synthèse de haut niveau (HLS), les FPGA sont devenus une ...
Le déploiement d’algorithmes tel que l’inférence de réseaux de neurones convolutifs, impose des temp...
National audienceL’accélération d’algorithmes sur FPGA présente des avantages en termes de performan...
Depuis ces dernières années, les FPGAs intègrent de plus en plus de cellules logiques et aujourd'hui...
RÉSUMÉ: Avec le débit grandissant des liens de transmission réseau, des architectures dédiées ont ét...
La logique différentielle WDDL permet de protéger les circuits cryptographiques contre les attaques ...
Pour répondre aux besoins de flexibilité et de performance des applications, les FPGA intègrent aujo...
National audienceLes puces reconfigurables (FPGA) représentent une ressource de calcul flexible et p...
Pour répondre aux besoins de flexibilité et de performance des applications, les FPGA intègrent aujo...
L'objectif de cette thèse est de montrer que le modèle des systèmes de réécriture de graphe est un m...
Ce mémoire est consacré à la parallélisation d’un algorithme d’assemblage d’ADN de type de novo sur ...
Ce mémoire est consacré à la parallélisation d'un algorithme d'assemblage d'ADN de type de novo sur ...
L’objectif de ce travail est de trouver une méthodologie pour l’implantation des algorithmes de comm...
National audienceNous présentons les premiers développements d'une plateforme matérielle–logicielle ...
International audience-Grâce aux outils de synthèse de haut niveau (HLS), les FPGA sont devenus une ...
Le déploiement d’algorithmes tel que l’inférence de réseaux de neurones convolutifs, impose des temp...
National audienceL’accélération d’algorithmes sur FPGA présente des avantages en termes de performan...
Depuis ces dernières années, les FPGAs intègrent de plus en plus de cellules logiques et aujourd'hui...
RÉSUMÉ: Avec le débit grandissant des liens de transmission réseau, des architectures dédiées ont ét...
La logique différentielle WDDL permet de protéger les circuits cryptographiques contre les attaques ...
Pour répondre aux besoins de flexibilité et de performance des applications, les FPGA intègrent aujo...
National audienceLes puces reconfigurables (FPGA) représentent une ressource de calcul flexible et p...
Pour répondre aux besoins de flexibilité et de performance des applications, les FPGA intègrent aujo...
L'objectif de cette thèse est de montrer que le modèle des systèmes de réécriture de graphe est un m...