Reconfigurable many-core computer based on FPGA

Запропоновано підхід до проектування реконфігурованих обчислювальних систем на програмованих логічних інтегральних схемах, який ґрунтується на відображенні графів синхронних потоків даних у багатопроцесорну систему, в якій реконфігурація виконується через перемикання потоків даних. Для реалізації процесорних елементів такої системи розроблено шістнадцятирозрядне ядро RISC-процесора, який має малі апаратні витрати та систему команд, що настроюється.An approach to the reconfigurable computer design based on FPGAs is proposed. It is based on mapping the synchronous dataflow graphs into the many-core processor system in which the reconfiguration means the dataflow switshing. A soft core of the 16-bit RISC microprocessor is designed for this system, which has small hardware volume and configurable instruction set