Teils des Vollraten-Sprachtranskoders GSM 06.10 demonstriert.

spezifiziert und entworfen. Ausgangspunkt ist dabei oft ein rein sequentieller Algorith-mus, der erst durch die High-Level Synthese in Form einer parallel arbeitenden Schaltung realisiert wird. Die Umsetzung in eine äqui-valente parallel arbeitende Version ist dabei ein nicht triviales Problem und erfordert eine genaue Untersuchung des Algorithmus. Die Verifikation sollte möglichst früh im Ent-wurfsprozeß ansetzen, damit eventuell vor-hande Entwurfsfehler möglichst früh erkannt und kostengünstig beseitigt werden können. Aus diesem Grund spielt die Verifikation von sequentiellen Algorithmen auch für die Hard-ware-Verifikation eine große Rolle. In jeder algorithmischen imperativen Be-schreibung kann man generell zwei Informa-tionsflüsse unterscheiden: zum einen den Kontrollfluß2, der entscheidet, welcher Be-1 Diese Arbeit wurde unterstützt von der Deutsche