Simulation of Cache Memory Systems on Symmetric Multiprocessors with Educational Purposes

En este documento presentamos un simulador para el análisis y la docencia de sistemas de memoria caché en multiprocesadores simétricos. La simulación se apoya en un modelo construido de acuerdo con los principios básicos arquitectónicos de estos sistemas. El simulador, denominado SMPCACHE, posee un interfaz gráfico completo y amigable, y opera en sistemas PC con Windows 98 (ó 95). Las experiencias más recientes nos han demostrado los beneficios del simulador con fines didácticos. Por un lado, los estudiantes lo han utilizado para experimentar los diferentes aspectos teóricos sobre memorias cachés y multiprocesadores en los cursos oficiales de Arquitectura de Computadores. Algunos de los parámetros que pueden estudiar con el simulador son: Localidad de los programas; influencia del número de procesadores, de los protocolos de coherencia caché, de los esquemas para arbitración del bus, de la función de correspondencia, de las políticas de reemplazo, del tamaño de caché (bloques en caché), del número de conjuntos en caché (para cachés asociativas por conjuntos), del número de palabras por bloque (tamaño del bloque de memoria), del ancho de palabra,... Por otro lado, los estudiantes deben construir una versión reducida del simulador. Para ello, se les da un conjunto de enunciados. Estos enunciados explican, paso a paso, todas las operaciones y algoritmos que los alumnos deben utilizar para construir un simulador similar a SMPCACHE. Además, los alumnos pueden usar SMPCACHE como referencia para testear sus propios simuladores. La construcción del simulador obliga a los estudiantes a conocer e